Des centaines de processus sont nécessaires pour transformer untrancheen un semi-conducteur. L'un des processus les plus importants estgravure- c'est-à-dire sculpter de fins motifs de circuits sur letranche. Le succès dugravureLe processus dépend de la gestion de diverses variables dans une plage de distribution définie, et chaque équipement de gravure doit être prêt à fonctionner dans des conditions optimales. Nos ingénieurs en processus de gravure utilisent une superbe technologie de fabrication pour mener à bien ce processus détaillé.
SK Hynix News Center a interviewé des membres des équipes techniques Icheon DRAM Front Etch, Middle Etch et End Etch pour en savoir plus sur leur travail.
Graver: Un voyage vers l'amélioration de la productivité
Dans la fabrication de semi-conducteurs, la gravure fait référence à la gravure de motifs sur des films minces. Les motifs sont pulvérisés au plasma pour former le contour final de chaque étape du processus. Son objectif principal est de présenter parfaitement des motifs précis selon la disposition et de maintenir des résultats uniformes dans toutes les conditions.
Si des problèmes surviennent lors du processus de dépôt ou de photolithographie, ils peuvent être résolus par la technologie de gravure sélective (Etch). Cependant, si quelque chose se passe mal pendant le processus de gravure, la situation ne peut pas être inversée. En effet, le même matériau ne peut pas être rempli dans la zone gravée. Par conséquent, dans le processus de fabrication des semi-conducteurs, la gravure est cruciale pour déterminer le rendement global et la qualité du produit.
Le processus de gravure comprend huit étapes : ISO, BG, BLC, GBL, SNC, M0, SN et MLM.
Tout d’abord, l’étape ISO (isolation) grave (Etch) le silicium (Si) sur la tranche pour créer la zone de cellule active. L'étage BG (Buried Gate) forme la ligne d'adresse de ligne (Word Line) 1 et la porte pour créer un canal électronique. Ensuite, l'étape BLC (Bit Line Contact) crée la connexion entre l'ISO et la ligne d'adresse de colonne (Bit Line) 2 dans la zone de cellule. L'étage GBL (Peri Gate+Cell Bit Line) va créer simultanément la ligne d'adresse de la colonne de cellule et la porte en périphérie 3.
L'étape SNC (Storage Node Contract) continue de créer la connexion entre la zone active et le nœud de stockage 4. Par la suite, l'étape M0 (Metal0) forme les points de connexion du périphérique S/D (Storage Node) 5 et les points de connexion entre la ligne d'adresse de colonne et le nœud de stockage. L'étape SN (Storage Node) confirme la capacité de l'unité, et l'étape suivante MLM (Multi Layer Metal) crée l'alimentation externe et le câblage interne, et l'ensemble du processus d'ingénierie de gravure (Etch) est terminé.
Étant donné que les techniciens de gravure (Etch) sont principalement responsables de la structuration des semi-conducteurs, le département DRAM est divisé en trois équipes : Front Etch (ISO, BG, BLC) ; Gravure moyenne (GBL, SNC, M0) ; Fin de la gravure (SN, MLM). Ces équipes sont également réparties selon les postes de fabrication et les postes d'équipement.
Les postes de fabrication sont responsables de la gestion et de l’amélioration des processus de production unitaires. Les postes de fabrication jouent un rôle très important dans l’amélioration du rendement et de la qualité des produits grâce à un contrôle variable et à d’autres mesures d’optimisation de la production.
Les postes d'équipement sont responsables de la gestion et du renforcement des équipements de production afin d'éviter les problèmes pouvant survenir lors du processus de gravure. La principale responsabilité des postes d’équipement est d’assurer la performance optimale de l’équipement.
Bien que les responsabilités soient claires, toutes les équipes travaillent vers un objectif commun : gérer et améliorer les processus de production et les équipements associés pour améliorer la productivité. À cette fin, chaque équipe partage activement ses propres réalisations et points à améliorer, et coopère pour améliorer les performances de l'entreprise.
Comment relever les défis de la technologie de miniaturisation
SK Hynix a commencé la production en série de produits DRAM LPDDR4 de 8 Go pour un processus de classe 10 nm (1a) en juillet 2021.
Les modèles de circuits de mémoire à semi-conducteurs sont entrés dans l’ère du 10 nm et, après des améliorations, une seule DRAM peut accueillir environ 10 000 cellules. Par conséquent, même dans le processus de gravure, la marge du processus est insuffisante.
Si le trou formé (Hole) 6 est trop petit, il peut apparaître « non ouvert » et bloquer la partie inférieure de la puce. De plus, si le trou formé est trop grand, un « pontage » peut se produire. Lorsque l’espace entre deux trous est insuffisant, un « pontage » se produit, entraînant des problèmes d’adhésion mutuelle dans les étapes suivantes. À mesure que les semi-conducteurs deviennent de plus en plus raffinés, la plage de valeurs de taille des trous se rétrécit progressivement et ces risques seront progressivement éliminés.
Pour résoudre les problèmes ci-dessus, les experts en technologie de gravure continuent d'améliorer le processus, notamment en modifiant la recette du processus et l'algorithme APC7, et en introduisant de nouvelles technologies de gravure telles que ADCC8 et LSR9.
À mesure que les besoins des clients se diversifient, un autre défi est apparu : la tendance à la production multi-produits. Pour répondre à ces besoins des clients, les conditions de processus optimisées pour chaque produit doivent être définies séparément. Il s’agit d’un défi très particulier pour les ingénieurs car ils doivent faire en sorte que la technologie de production de masse réponde aux besoins des conditions établies et diversifiées.
À cette fin, les ingénieurs d'Etch ont introduit la technologie « APC offset »10 pour gérer divers produits dérivés basés sur des produits de base (Core Products), et ont établi et utilisé le « système T-index » pour gérer de manière globale divers produits. Grâce à ces efforts, le système a été continuellement amélioré pour répondre aux besoins de la production multi-produits.
Heure de publication : 16 juillet 2024